岗位职责
1.管理 Design Service 团队，周期性汇报 DS 小组工作；如涉及 tape out 或版图工作时，能跨部门/公司沟通和决
策，调查处置异常或突发事件。
2.指导 Layout 工程师完成日常工作，梳理和建设 tape out 流程、资料(GDS 文件，mask tooling form，DRC 报
告……)；推进 mask data 标准化工作。
3.牵头开发 mask data 管理系统，反馈 tape out 相关系统的设计需求，测试系统 demo，提出修改建议。
4.制定 Design rule 文档模板，梳理 DR 文档签核流程；审核不同工艺的 Design rule 文档，提出修改意见。
5.分析版图 DRC error 产生原因，评估 True or False error，反馈相关部门 DRC 报告。
6.熟悉 DRC 函数和编写规则，能依照 Design rule 文档编写/更新对应 DRC rule deck(PVS)，并完成全套 QA 流程
后交予 Layout 工程师使用。
7. 随工艺更新 cadence virtuoso 的 library(layout pcell)和环境配置文件(techfile & display)。
8.根据实际应用需求(如数据提取、多文件处理、版图绘制)，编写、维护 skill 和 python 脚本。
任职资格
1.本科及以上学历，微电子等集成电路相关专业优先。
2.了解化合物半导体 GaN、GaAs 全工艺流程，理解相关工艺版图，有 PIE(tape out)工作岗位经历优先。
3.具有一定英文基础，能阅读工艺 design rule/软件 reference 文档，通过相关认证(如 CET-4/6)优先。
4.有 Tcl/Perl/Skill/Python/C 语言基础者优先。
5.为人认真仔细，乐于学习新事物；思路清晰，能跨部门高效友好沟通，调查处理突发情况